技术编号：6786204
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本实用新型涉及集成块封装，特别是一种集成块封装框架中DIP排布的架构。背景技术集成块封装工艺中，经成型技术后，在框架中芯片的排布如图1所示，图1是一模的DIP芯片在框架4中的排布示意图，其中两两相邻的DIP芯片I的相对引脚2相对于中心线5是成对称关系，该排布会导致相邻芯片的引脚之间存在一空间3，这样不仅导致框架空间的浪费，而且一模的数量受到限制，导致芯片封装效率一直无法提升，此外，在后续切筋成形工序中，该排布方式很容易导致引脚2的损坏，造成芯片不良率的提升...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。