技术编号：6789185
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明属于集成电路，涉及一种用于射频电路静电放电保护的级连二极管的改进结构，特别是涉及一种ESD保护电路。背景技术对于集成电路来说，静电放电(ESD)过程通常仅指外界物体接触芯片的某一个连接点所引起的持续时间在150ns左右的静电放电过程，这个过程会产生非常高的瞬态电流和瞬态电压(几十安培的电流或者几千伏的电压)，ESD引起的高电场会击穿集成电路中的输入级的栅氧化层，可能会造成集成电路芯片失效。随着集成电路中MOS管的尺寸越来越小，栅氧化层的厚度也越来越薄...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考，增加技术思路，做技术知识储备，不适合论文引用。