技术编号：6809459
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明总的说来涉及。特别涉及用带不同腐蚀速率的绝缘层的T形图形确保位线与存储节接点之间的加工裕度的。通常，通过半导体器件的制造设备和工艺技术、设计技术和存储单元结构等的改进来实现DRAM的高集成度。然而，由于半导体制造设备和半导体器件本身实际上受到的限制，因而在开发高集成存储器件中存在许多问题。例如，为了获得高集成度的存储器件，必须减小存储电容器的面积。除上述内容之外，还要减小金属-氧化物-半导体(以下称作“MOS”)器件的面积。在VLSI半导体器件中，一...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。