技术编号:6811431
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明一般涉及,尤其涉及改进导线的电阻。半导体器件中通常用作导线的掺杂多晶硅层的典型面电阻大约是30到70Ω/□。其接触电阻也是每个触点30到70Ω/□的数量级。此面电阻和接触电阻引起半导体器件工作速度的明显下降。为了减小面电阻和接触电阻,已使用一种自对准硅化物方法或选择性地淀积金属薄膜的方法。依据这样一些方法,只在导线上形成金属硅化物薄膜或选择性的金属薄膜。例如,在多晶硅层图形上形成硅化Ti或选择性的W的地方,面电阻和接触电阻被明显地分别减小到大约5Ω/...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。