技术编号:6824617
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明一般涉及一种在集成电路芯片设计的研制阶段期间生成深沟槽图案的方法,特别涉及一种用于在芯片设计的研制阶段获得深沟槽腐蚀工艺的预计最终芯片硅负载百分比的方法。集成电路芯片尤其是提供动态随机存取存储器(DRAM)的集成电路芯片的制造中,利用已知为选择性反应离子刻蚀(RIE)的工艺在硅衬底中腐蚀深沟槽电容器。深沟槽的尺寸和形状对于芯片的设计来说是重要的,它们将通过利用称为深沟槽(DT)掩模的“硬掩模”,从电路设计布局传递到芯片上。这种硬掩模可以是利用化学汽相...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。