技术编号:6831909
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明是有关于一种介电材质的形成方法,且特别是有关于一种低介电材质的形成方法。背景技术 在特大规模集成电路(ULSI)的制程上,可以在1至2平方厘米面积的硅表面上配置数量多达数十万个晶体管。并且,为了增加集成电路的积集度,将提高连接各个晶体管或是其他元件的金属线的密度。所以,以往单一金属层的设计,将无法完成整个集成电路的连线工作,两层以上的金属层设计,便逐渐成为许多集成电路制造所必需采用的方式。以逻辑电路为例,目前集成电路所使用的金属已达六层。随着元件尺寸...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。