技术编号:6832368
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明关于一种,具体而言,关于一种形成具有低位线电容的半导体器件的位线的方法。在用于形成一半导体器件的DRAM(Dynamic Random Access Memory;动态随机存取存储器)中的位线的线图案化工艺中,会藉由CVD(Chemical Vapor Deposition;化学气相沉积)方法,在一包含一接触孔的层间绝缘膜中相继形成一阻挡金属层及一钨层以填充该接触孔。接着,去除该阻挡金属层及该钨层直到暴露出该层间绝缘膜,并且藉由PVD(physica...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。