技术编号：6832542
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及一种，特别涉及一种可防止由于在晶胞区(cell region)与周围区(peripheral region)之间的阶段差所导致的过程失败，并且可防止由于此过程失败所引起的产率损失的。背景技术 半导体器件已到达高度集成的阶段，因此难以在上部与下部图案之间形成接触，亦即，难以在接合区(junction area)与位线(bit line)之间以及接合区与电容器之间形成接触。为了解决上述问题，定位填充同质体(landing plug poly)目前被使...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。