技术编号：6834318
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明一般涉及半导体器件，特别涉及一种使用镶嵌(damascene)工艺的半导体器件制造工艺与一种根据这样的制造工艺制造出的半导体器件。背景技术 常规地，利用根据缩放比例定律(scaling law)所实现的器件小型化，已经实现半导体器件中运作速度的改进。另一方面，近来的高密度半导体集成电路一般利用多层互连结构，用于互连其中的各种半导体元件。在这样的多层互连中，当半导体器件过分小型化，并且多层互连结构中的互连图案彼此靠近时，会出现在互连图案之间由寄生电容所...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。