技术编号:6844710
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及在具有最小图案密度要求的先进半导体技术中的电感和电容元件的加工以及包含这些元件的半导体器件。常规的半导体器件典型地包括通常为掺杂的单晶硅的半导体衬底和多个依次形成的电介质层以及导电图案。集成电路形成为包含多个导电图案,该导电图案包含由布线间间隔(inter-wiring spacing)隔开的导线。典型地,不同层上的导电图案通过填充贯穿绝缘层的过孔的导电插塞(plug)而电连接。随着器件尺寸缩小到亚微米级,包含五级或者更多级金属化(moraliz...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。