技术编号:6844938
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及集成电路封装的领域,尤其涉及降低高针数半导体封装中的接合线阻抗。随着集成电路技术的改进以提高可布置在给定衬底面积上的器件的密度和复杂性,对这些器件的封装提出了重大的挑战。例如在计算机应用中,数据总线的宽度从16位、32位、64位提高到128位及更高。在数据于系统内传输的期间,总线具有瞬时切换输出(SSO)并不罕见。SSO经常由于SSO期间存在的较大瞬态电流而导致芯片的电源和接地干线产生噪音。如果这种噪音比较严重,那么接地和电源干线将偏离其预定电压...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。