技术编号:6845006
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及到半导体器件,更确切地说是涉及到形成在混合晶向衬底上的诸如绝缘体上硅(SOI)/互补金属氧化物半导体(CMOS)器件之类的集成半导体器件。确切地说,本发明提供了一种将诸如NFET和PFET之类的至少二种半导体器件集成到具有不同晶向的键合衬底上的方法。各个器件在键合衬底上的位置依赖于器件在特定晶向上的性能。例如,本发明在(100)表面上制作NFET,而在(110)表面上制作PFET。(100)晶面提供具有高性能的NFET,而(110)晶面提供具有高...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。