技术编号：6845015
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。方法本发明涉及可以用于半导体装置的低介电常数绝缘膜，特别涉及通过等离子体处理绝缘膜降低介电常数的技术。背景技术 随着半导体集成电路的高度集成化，由作为金属配线之间的寄生电容的配线间电容增加引起的配线延缓时间的增大，妨碍半导体集成电路的高性能化。配线延缓时间与金属配线的电阻和配线容量的乘积成比例。在降低配线延缓时间中，为减小金属配线的电阻，可以使用导电率高的铜(Cu)取代现有的铝(Al)。另一方面，为减小配线电容，可以考虑减小金属配线之间形成的层间绝缘膜的介...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。