技术编号:6847619
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及一种半导体制造工艺,特别是涉及一种栅介电层(gatedielectric)的形成方法。背景技术 随着金属氧化物半导体(MOS)元件尺寸下降的趋势,对栅介电层品质的要求也愈来愈多,比方说其漏电流要愈小越好。当栅介电层的材料为氧化硅时,为减少漏电流,业界常利用氮掺杂步骤来调整栅介电层的性质。一般而言,为避免影响阈值电压(threshold voltage)、基底与栅极之间的功函数差(flatband voltage)及元件的可靠性,此氮掺杂步骤所得的...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。