技术编号:6850145
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及一种。背景技术在日本专利No.3485081中公开了一种制造具有半导体衬底的半导体器件的方法,通过该方法在沟槽中填充外延膜,从而形成具有高纵横比的掺杂层。此外,在日本未审专利公报No.2003-124464中公开了一种制造半导体衬底的方法,利用该方法,在垂直型MOS晶体管的漂移区中形成超结(super-junction)结构(P/N柱结构)时,在沟槽中填充外延膜,从而形成掺杂层。在上述器件中,在N型硅衬底的沟槽中填充作为外延膜的P型硅层,从而形成...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。