技术编号：6850592
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及一种，尤其涉及一种包含低介电常数绝缘膜的半导体器件的制造方法。背景技术 近年来，随着半导体器件日益被集成，互连宽度和互连间距被设定得越来越小。现在提出使互连间距为0.1μm或者更小。互连之间的寄生电容与互连间距成反比，并且随着互连间距被减小，互连之间的寄生电容就被增大。互连之间寄生电容的增大引起传播速度的延迟，这是阻碍半导体器件运行速度提高的因素。为了减小互连之间的寄生电容，使用低介电常数的材料作为层间绝缘膜的材料是有效途径。传统上，使用二氧化硅...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。