技术编号：6853030
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明属于半导体器件领域，具体地涉及。背景技术 随着集成电路特征尺寸不断减小，作为传统CMOS器件核心的SiO2栅介质厚度也随之减薄，由此带来的问题是栅隧穿电流的急剧增大和杂质穿透栅介质进入硅衬底(主要是硼穿透)。这两个问题会严重影响CMOS器件的性能，甚至使器件失效。Si3N4材料因为有较高的介电常数和很好的抗杂质穿透能力而受到广泛研究，已经有报道利用JVD(Jet Vapor Deposition)方法制备出具有低栅隧穿漏电流等优良特性的Si3N4栅介...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。