技术编号：6856128
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。背景技术 在制造基于半导体的产品(例如集成电路)期间，采用蚀刻和/或淀积步骤在半导体衬底上形成或除去材料层。常规蚀刻过程使用激发为等离子态的工艺气体以进行等离子体蚀刻材料层。采用等离子体蚀刻在集成电路中提供单个晶体管的浅沟槽隔离(“STI”)。STI可用于形成，例如，能够在集成电路中电隔离单个晶体管的沟槽。电隔离防止两个相邻器件(例如，晶体管)之间的电流漏泄。发明内容提供了在硅或硅-锗中形成预锥形(pre-tapered)部件的工艺。工艺的优选实施方案包括...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。