技术编号:6857516
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及半导体组件制造技术,特别是涉及一种可降低寄生电容的,系将电感组件形成于低介电常数或高导磁率的绝缘材质上方,藉以降低寄生电容效应和互感效应。集成电路技术使得电子电路得以小型化,此电路的小型化不仅代表可将更多的组件整合于单一晶方上,更表示制造电路所需耗费的成本能更为降低。目今,许多数字(如内存或高阶处理器等)及模拟电路(诸如运算放大器等),包含诸如双极性接面晶体管、场效晶体管、以及二极管等主动组件、或如电阻器与电容器等的被动组件,已然成功地以集成电路...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。