技术编号:6857775
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本实用新型为一种半导体芯片的堆叠构造,特别指一种制造上更为便利及有效降低堆叠的尺寸。背景技术在科技的领域,各项科技产品皆以轻、薄、短小为其诉求,因此,对于集成电路的体积越小越理想,更可符合产品的需求。而以往集成电路即使体积再小,亦只能并列式地电连接于电路板上,而在有限的电路板面积上,并无法将集成电路的容置数量有效地提升,是以,欲使产品达到更为轻、薄、短小的诉求,将有其困难之处。因此,将若干个集成电路予以叠合使用,可达到轻、薄、短小的诉求,然而,若干个集成电...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。