技术编号:6864314
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及一种能够减少不同布线层间寄生电容的半导体集成电路以及半导体集成电路布线布局方法。图4显示了一种通过传统方法的自动布线处理而生成的布局。在图4中,下层栅格线10是以与Y方向相同间隔地排列在X方向的第一铝布线的中心线。栅格线10上方的栅格线20是以与Y方向相同间隔地排列在X方向的第二铝布线的中心线。栅格线20上方的栅格线30则是以与Y方向相同间隔地排列在X方向的第三铝布线的中心线。类似地,下层栅格线11是以与X方向相同间隔地排列在Y方向的第一铝布线的...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。