技术编号:6865355
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及一种用于测试集成电路对闭锁(latch-up)敏感度的方法和设备,并且尤其涉及一种用于测试CMOS、BiCMOS和双极集成电路对闭锁敏感度的方法和设备,以便获得测量并且提取出设计规则从而减少或消除在这种集成电路中出现闭锁的风险。闭锁是CMOS、BiCMOS和双极集成电路(IC)的一种故障,其特征在于与功能故障、参数故障和/或设备损坏耦合的过度电耗泄漏。通过把邻近的p型和n型区域(即上籽晶(over-seeded)或‘掺杂’适当杂质的区域)组合到晶...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。