技术编号：6865356
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明的实施例涉及集成电路的制造。更具体而言，本发明的实施例涉及图案化和刻蚀半导体衬底中的特征的方法。背景技术 自从在几十年前第一次引入集成电路以来，这样的集成电路几何的尺寸已经极大地减小了。从那以后，集成电路一般遵循两年/尺寸减半规则(通常称为摩尔定律)，这意味着芯片上的器件的数量每两年翻一番。现在的制造设备常规上制造具有0.13μm甚至0.1μm特征尺寸的器件，并且下一代的设备将制造具有甚至更小特征尺寸的器件。器件几何的持续减小已经产生了对于形成在半导...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。