技术编号：6868502
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明的实施例大体来说是有关于电子生产制程和元件的领域，更明确地说，是有关于在形成电子元件时沉积含硅薄膜的方法。背景技术 在生产较小的晶体管时，制造超浅源极/漏极接面已变得日益困难。一般来说，次100纳米CMOS(互补式金属氧化物半导体)元件需要深度低于30纳米的接面。选择性外延沉积通常用来在所述接面中形成含硅材料(例如硅、锗化硅和碳化硅)的外延层。选择性外延沉积使外延层可以在硅沟渠(silicon moats)上而不在介电区域上成长。选择性外延可用在半导...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。