技术编号：6868685
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明的实施例 一般来说有关于电子制造制程及组件的领域，更明确 地说，有关于在形成电子组件时沉积含硅薄膜的方法。背景技术随着制造日益缩小的晶体管，超浅源极/漏极接面的生产变得越具挑战性。 一般来说，次100纳米CMOS(互补式金属氧化物半导体)组件需要 低于30纳米的接面深度。通常使用选择性外延沉积以在该等接面中形成含 硅材料(例如硅、锗化硅和碳化硅)的外延层。 一般来说，选择性外延沉积 使外延层只成长在硅沟渠(silicon moats)上而不会成长在介...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。