技术编号：6877012
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及一种半导体晶片的堆叠封装构造，特别是涉及一种使用导 线架的减厚的多晶片堆叠封装构造。背景技术io 在多晶片封装构造(Mul t i-Chip Package, MCP)中，将复数个晶片纵向堆叠以节省封装尺寸已经是相当成熟的技术。然而在晶片之间的间隔片 (spacer)会增加整个封装厚度。请参阅图1所示，是一种现有习知的多晶片堆叠封装构造的截面示意 图。现有习知的多晶片封装构造IOO,是利用导线架作为晶片栽体，包含有15 —导线架的一晶片承座111...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。