技术编号：6886643
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及半导体集成电路领域，具体来说，涉及MOS 晶 体管的形成。背景技术集成电路通常在硅和其它半导体衬底上制造。集成电路 可包括在数平方厘米的面积上形成的数百万个互连的晶体管。 这样一种晶体管通常包括硅村底上的栅介质层、栅介质 层上的栅电极以及硅衬底中的栅电极两侧的源区和漏区。通常，通过 将掺杂剂杂质注入硅村底来制作源区和漏区。 为了增加电子迁移率和成本效益，硅锗被用作源区和漏 区的材料。锗具有比硅大4.2%的晶格常数(例如原子间距)。硅锗还具 有更大...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。