技术编号:6899282
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及,尤其涉及将时钟提供给多个 工作元件的时钟树结构的。背景技术近些年随着制造工艺的细分化,布线以及晶体管的制造的参差不齐给 时钟提供电路的性能带来了很大的影响。可以举出的一个例子是,由于布 线以及晶体管的制造的参差不齐,产生的问题是导致了时钟信号的延迟时 间的参差不齐。一般而言,每级单元的延迟时间td可以利用不依赖于负载的延迟时间t0、决定每单位负载容量的延迟时间的系数At、成为负载的后 一级单元的栅极电容Cg、以及成为负载的布线电容(以下称为布线...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。