技术编号：6901211
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明的实施例一般涉及集成电路的制造。本发明的实施例尤其涉及用于 形成包括具有低介电常数的介电材料的多层互联结构的方法。背景技术自从几十年前首次提出集成电路以来，集成电路几何结构在尺寸上已经急 剧降低。此后，集成电路遵循了两年/ 一半尺寸的规则(通常称作摩尔定律)， 这意味着芯片上的器件数量每两年增加一倍。现在，制造设备是具有0.1 um 特征尺寸的常规制造装置，而未来的设备马上将是具有甚至更小特征尺寸的制诰想罟 迫农且。由于相邻金属线之间的电容耦合必须被...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。