技术编号:6912468
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及半导体元件的制作,特别是一种。在目前的集成电路制造工业,在单一集成电路元件上整合双栅极氧化层厚度已变成基本需要。一执行双栅极氧化层的推力是一高效能晶体管需要较薄的栅极介电区域,以较低电压操控,约在1.8伏特至2.5伏特。而大部分传统外部装置则基本上需要较高的操作电压,约3.3伏特至5.5伏特。当介于高效能MOS晶体管与较高电压元件间,集成电路的输出输入缓冲器(I/O buffers)基本上被设计为含有较厚的栅极介电区域以相容于较高的外部装置元件的...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。