技术编号：6920950
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。技术区域本发明涉及一种芯片熔丝(chip fuse)及其制造方法，更具体地， 涉及高额定电流区域的熔断特性是延迟型的。背景技术关于芯片熔丝，若举出已经公开的技术，有在由本申请人的专利文 献l中记载的技术。其中在绝缘基板上隔着粘接层设置熔丝膜，在粘接 层的熔丝膜的熔断部重叠的部位形成缺口部，在该缺口部中填充硅树 脂，该缺口部比熔丝膜的熔断部大，覆盖熔丝膜的保护层使用环氧树脂。 这样结构的芯片熔丝的耐脉沖性能优良，但是，缺口部的结构复杂并且 制造工序繁瑣，存在...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。