技术编号：6923188
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明大体涉及半导体器件制造领域，尤其涉及晶片的清洁。背景技术半导体器件(包括其中的线路后端(BEoL)互连线结构)包括由铜形成的导电线 路和其它特征。在晶片上制造半导体器件的过程中，铜通常被沉积在限定于电介质层中的 沟槽或通孔中。然后铜和电介质层被平坦化以提供平滑和平坦的表面，其它的层被沉积在 该表面上。 一种常用的平坦化方法是化学机械抛光(CMP)。 CMP工艺通常会在晶片的暴露 表面上留下残留物，这些残留物在形成后续层之前必须被除去。 除去CMP残留...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。