技术编号：6926877
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本案涉及。 背景技术一般而言，快闪存储单元是与逻辑电路或线性电路晶体管形成于相同的 基板上；为具有一有效率的制造过程，作为该等快闪存储单元控制栅极的晶 体管与该等逻辑电路及线性电路晶体管通常会共享相同的多晶硅掩膜，且亦 共享相同的侧壁氧化处理与相同的栅极之反应离子蚀刻(R正)。虽然共享共 同的步骤是有效率的，但却同时也出现一种或多种技术问题；由于特征尺寸 变小，逻辑电路及/或线性电路晶体管便需要特别浅的源极与漏极之接合形 成，以避免短沟道效应(SCE);为...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。