技术编号:6933012
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明是有关于一种半导体芯片封装,且特别是有关于一种具有接地 区与电源区的半导体芯片封装及其制作方法。背景技术由于小尺寸芯片的处理功率逐渐增加,因此,半导体芯片日益复杂化。 对此,封装技术例如是以提高引脚密度的方式来减少印刷线路板上的封装体的脚位面积(footprint area)。在一些封装技术中,例如四方扁平无引 脚(Quad Flat No Lead, QFN)是由提供连接至一导线架的可拋弃部的多 排内引脚与多排外引脚的方式,来增加引脚密度。然而,前...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。