技术编号:6933195
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明总体涉及半导体装置,尤其涉及一种能够在有效(active)的电路上 进行接合并减少寄生电容(parasitic capacitance)的集成电路的接合焊盘结构。背景技术半导体产业近年来经历了技术的快速进步,使得电路密度与复杂度得以 显著提高,同时显著地减少电力消耗与封包(package)大小。伴随这些技术进 步而来的是对半导体装置的快速操作、成本降低以及更高的可靠性的需求增 长。在越来越小而具有越来越大电路密度的区域上形成结构的能力,以及在 晶圓(...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。