技术编号：6937261
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明一般涉及半导体制造技术。 背景技术在半导体制造技术中，掩膜或晶片的关键尺寸(⑶)由于工艺技术而不断减小。将对于不同构图(如线宽或线间距)的CD的一致性，称为CD—致性，保持在可接受的水平是 很重要的。然而，CD偏差仍然可能对之后的工艺有不利影响。例如，由于栅宽的CD偏差， 形成各种掺杂特征如晶体管的轻掺杂的源/漏特征的离子注入工艺可能在半导体晶片上 是不一致的。因此，晶体管的性能特性如阈值电压可根据管芯的不同而出现波动，这将会导 致器件性能不良和成品...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。