技术编号:6939358
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明总的来说涉及集成芯片,更具体地,涉及堆叠集成芯片及堆叠集成芯片的制造方法。 背景技术通过在半导体衬底中形成有源区,在衬底上方沉积各种绝缘层、导电层和半导体 层以及以顺序步骤对这些层进行图样化来制造半导体器件。半导体器件的上部层或最后形 成的层通常包括金属化层。金属化层通常包括具有设置在绝缘材料内的导电线的金属互连 件的一层或多层,并且可以提供与下层有源区的连接以及衬底内和衬底上方的连接。集成 电路芯片可附接至引线框架,然后被封装在陶瓷或塑料载体中。 ...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。