技术编号:6942058
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及。 背景技术在混装了逻辑电路的CMOS图像传感器中,构成其逻辑部分的晶体管的栅电极的 栅长度被最小型化。在假设上述晶体管的小型化水平是用CM0SLSI的装入图(Ioadmap)定义的90nm 世代以前的水平的情况下,一般无需形成偏移间隔层(offset spacer)就可以形成具有期 望特性的晶体管。上述偏移间隔层形成于栅电极的侧壁上,用于调整在平面布局图上看时 晶体管的源-漏延伸部分与栅电极的重合长度(Δ 。但是,为了使用现在实际应用的离子注入...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。