技术编号：6945835
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及一种半导体封装打线用的导线结构及其结合构造，特别是涉及一种在 半导体封装打线工艺中利用同质镀层包覆导线芯材且同质镀层的晶粒粒径小于1微米的 半导体封装打线用的导线结构及其结合构造。背景技术现有半导体封装构造制造过程中，打线接合(wire bonding)技术已广泛地应用于 半导体芯片与封装基板或导线架之间的电性连接上。以半导体芯片与导线架之电性连接为 例，其目的是利用极细的导线(小于50微米)将芯片上的接点连接到导线架上之内引脚 上，进而将芯片之...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。