技术编号:6946587
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及半导体内连线技术,特别是涉及一种基材具有导通孔的半导体元件。 背景技术半导体芯片持续朝着增加效能而同时缩小尺寸的方向上发展。对于形成在单层芯片上的集成电路而言,更小的芯片其物理上的限制会限定了功率的消耗,使得此种芯片的制作工艺技术面临所能制作的适小型电路的极限。因此目前的解决方案是采用3D堆叠式封装技术,利用导通孔(Through-SiliconVia)方式堆叠并连接芯片,节省芯片模块的空间。一般来说,导通孔的制作方式包括以激光来钻孔或是以干蚀刻...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。