技术编号:6955566
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及半导体器件制造领域,尤其涉及。 背景技术通常,集成电路包含形成在衬底上的NMOS (η型金属-氧化物-半导体)晶体管和 PMOS (ρ型金属-氧化物-半导体)晶体管的组合。集成电路的性能与其所包含的晶体管的性能有直接关系。因此,希望提高晶体管的驱动电流以增强其性能。美国专利申请No. 2010010381068105Α公开了一种晶体管,在该晶体管的沟道区与源/漏区之间形成位错,这种位错产生拉应力,该拉应力提高了沟道中的电子迁移率,由此晶体管的驱动...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。