技术编号:6958391
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及一种,尤其是涉及一种在集成电路生产中的。背景技术在集成电路的生产中,产品的套刻规范虽然在设计规则中有定义,但还是必须根据生产线的实际情况进行验证。其方法是准备多片套刻偏移量不同的圆片,根据最终成品率确认合适的套刻规范。半导体生产中的两个层次的叠对如图1所示,在理想状况下,第一层次10和第二层次20应完全重叠,但实际上叠对偏差永远是存在的,为验证产品所允许的最大偏差,需准备很多套刻偏移量不同的圆片,用以验证不同套刻偏移量所对应的成品率,以最终确定一...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。