技术编号：6987440
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明是相关于一种具低电阻的含金属薄层的制造方法，更特别的是，相关于用于半导体构件的薄铜互连。背景技术 现今，积体半导体电路的制造是较佳地已经牵涉到在线路层(wiring level)中沉积及结构化铝层，以产生互连，原则上一铝层是沉积至一预定的目标厚度，然后藉由一传统的光微影以及相关连的蚀刻程序而加以结构化。然而，越来越多替代地材料被使用，特别是用于此型态的金属层中，以达成逐渐增加的积体密度。举例而言，此型态的线路层所使用的铜，其由于与铝相较之下电阻相当低...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。