技术编号:6993423
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及一种半导体集成电路隔离槽技术,尤其涉及一种高压隔离槽及其制作 方法及MOS器件。背景技术在半导体集成电路中,硅是导电的,必须与各电路元件电隔离,以避免彼此之间的 电连接。高压晶体管和低压晶体管之间的电隔离尤为重要。如果两者之间不加隔离,则一方 面要产生微小的无用电流,使功耗增加;另一方面在低压器件和衬底之间跨接着一个高压, 对于栅氧化层比较薄的低压器件来说,很难承受这一高压,因此两者之间必须加以隔离。比 较常用的隔离技术是PN结隔离、自隔离和介质...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。