技术编号：6997276
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。这里讨论的方面涉及静电放电保护电路。 背景技术为了防止因静电放电导致的损害，静电放电(ESD)保护电路被设置在芯片中，例如设置在具有金属氧化物半导体(MOS)结构的集成电路(IC)的输入和输出单元中。当正的或负的高电压被施加到该芯片的端子时，ESD保护电路包括这样的路径，该路径变为传导性的以将电荷释放到电源线或接地线中。在日本早期公开专利公报No. 2005-101386、日本早期公开专利公报 No. 2002-522906等中公开了相关技术。发明内容一种...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。