技术编号:6997300
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及低介电常数(Low Dielectric Constant;Low K)层的制造方法,特别涉及可降低介电常数值的低介电常数层制造方法。背景技术 随着半导体技术的进步,组件的尺寸也不断地缩小,当集成电路的集成度(Integration)增加时,芯片的表面无法提供足够的面积来制作所需的内连线。因此,为了配合组件缩小后所增加的内连线,目前超大规模集成电路(Very LargeScale Integration;VLSI)技术大都采用多层金属导体连线的设...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。