技术编号：7010454
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及集成电路器件，且更具体而言，涉及包括周边电容阱结的肖特基势垒二极管(SBD)集成电路器件。背景技术肖特基势垒为电势垒，其形成在金属与半导体相交的结处。该肖特基势垒为整流器的形式，其良好操作为二极管。肖特基势垒典型具有较低的结电压，以及当相比于标准的 P-N半导体结时，在金属中具有减小的耗尽宽度。如果金属半导体结不整流电流，则其充当欧姆接触。肖特基势垒的该整流特性取决于金属的功函数、本征半导体的带隙、在半导体中的惨杂剂的种类和浓度等。常规肖特基势垒...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。