技术编号:7028176
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明是关于一种用于三维积层等的基板的检查方法及检查装置。又,关于利用此等的曝光系统及半导体装置的制造方法。背景技术在认为半导体的微细化已接近限界的情况下,将半导体晶片三维积层具有效能提升、省电化、省空间化等的优点,作为与半导体的微细化同等的附加价值提升的手段而急速普及。三维积层为使半导体晶片薄至10 50 U m程度为止而积层的技术,但上下的晶片间的电气连接是使用贯通晶片的多数个电极(TSV硅贯通电极)进行。如此,能以短距离将晶片间电气连接,因此相较于将...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。