技术编号:7050327
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明大致上是关于制作集成电路的方法,且尤是关于包含决定布局敏感性以用来。背景技术现代的集成电路(IC)可包含数以百万个制作在半导体基板中及上的晶体管。在作出微影掩膜以制作这种复杂装置时,电路布局在被贴上掩膜前,会先将通过各式各样的过滤、检测、及修改。理想上,该制程可导致制造(微影打印)没有瑕疵的掩膜,并导致具有电性功能的集成电路。该布局可包含标准单元和标准装置设计、以及新的单元及装置设计,并且必需符合包含最小特征尺寸、装置元件之间的最小间隔、及类似者的严...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。