技术编号:7053918
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及一种集成电路,包括一集成电路衬底、一低介电常数材料层、一阻挡层以及一铜层,所述低介电常数材料层设置于所述集成电路衬底的一个表面;所述低介电常数材料层远离所述集成电路衬底的表面具有至少一个凹槽,该至少一个凹槽的深度小于所述低介电常数材料层的厚度;所述铜层设置于所述至少一个凹槽内;所述阻挡层设置于所述至少一凹槽内,并位于所述铜层与所述凹槽内壁之间,所述阻挡层为一硅烷化自组装分子膜,该硅烷化自组装分子膜由3-(2-氨乙基)-氨丙基三甲氧基硅烷或(3-巯...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。